<  Back to the Polytechnique Montréal portal

Items where Research Director is "David, Jean Pierre"

Up a level
Export as [feed] Atom [feed] RSS 1.0 [feed] RSS 2.0
Group by: Authors | Publication Date | Document subtype | No Grouping
Jump to: 2022 | 2021 | 2020 | 2019 | 2017 | 2016 | 2015 | 2014 | 2013 | 2012 | 2011 | 2009
Number of items: 20.

2022

Chiu, T.-Y. (2022). Explainability and reliability for automated dynamic decision systems [Master's thesis, Polytechnique Montréal]. Restricted access

Traore, M. (2022). Look-Up Table Based Neural Networks For Fast Inference [Master's thesis, Polytechnique Montréal]. Restricted access

Richer St-Onge, P. (2022). Architecture pour la recherche exacte dans le plan des données d'un processeur réseau implémenté sur FPGA [Master's thesis, Polytechnique Montréal]. Restricted access

Su, M. (2022). Élaborer un environnement de test pour la vérification et la validation d'applications réseaux configurables sur FPGA [Master's thesis, Polytechnique Montréal]. Restricted access

2021

Montano, F. (2021). Architectures and Methodology for the Design of Real-time Power Converter Simulators on FPGAs [Ph.D. thesis, Polytechnique Montréal]. Available

2020

Riviello, A. (2020). Binary Neural Networks for Keyword Spotting Tasks [Master's thesis, Polytechnique Montréal]. Available

Gémieux, M. (2020). Architecture matérielle logicielle pour l'exécution à latence réduite d'applications de télécommunications émergentes sur centre de données [Ph.D. thesis, Polytechnique Montréal]. Available

2019

Chidambaram, S. (2019). PoET-BiN: Power Efficient Tiny Binary Neurons [Master's thesis, Polytechnique Montréal]. Available

Abdelsalam, A. (2019). Efficient FPGA-Based Inference Architectures for Deep Learning Networks [Ph.D. thesis, Polytechnique Montréal]. Available

Moradmand Badie, M. (2019). CPU Utilization Improvement of Multiple-Core Processors Through Cache Management and Task Scheduling [Master's thesis, Polytechnique Montréal]. Available

2017

Sanchez Correa, R. (2017). Implementation of Ultra-Low Latency and High-Speed Communication Channels for an FPGA-Based HPC Cluster [Master's thesis, École Polytechnique de Montréal]. Available

2016

Khanzadi, H. (2016). Implementation of Data-Driven Applications on Two-Level Reconfigurable Hardware [Master's thesis, École Polytechnique de Montréal]. Available

2015

Daigneault, M.-A. (2015). Synthèse et description de circuits numériques au niveau des transferts synchronisés par les données [Ph.D. thesis, École Polytechnique de Montréal]. Available

Courbariaux, M. (2015). Réduire la précision et le nombre des multiplications nécessaires à l'entraînement d'un réseau de neurones [Master's thesis, École Polytechnique de Montréal]. Available

2014

Larbanet, A. (2014). Application de l'algorithme de Max-hashing pour le référencement de fichiers vidéo et la détection de contenus et de flux connus à haute vitesse sur GPU [Master's thesis, École Polytechnique de Montréal]. Available

2013

Ould-Bachir, T. (2013). Opérateurs et engins de calcul en virgule flottante et leur application à la simulation en temps réel sur FPGA [Ph.D. thesis, École Polytechnique de Montréal]. Available

2012

Allard, M. (2012). Conception et implémentation d'un treillis de calcul configurable à deux niveaux [Master's thesis, École Polytechnique de Montréal]. Available

Lerebours, J. (2012). Filtrage de contenus numériques connus à haute vitesse optimisé sur plateforme GPU [Master's thesis, École Polytechnique de Montréal]. Available

2011

Sebbar, M. (2011). Réalisation d'un système de conversion des couleurs pour un capteur d'images CMOS à photodétecteur sans filtre optique [Master's thesis, École Polytechnique de Montréal]. Available

2009

Daigneault, M.-A. (2009). Utilisation de la reconfiguration dynamique des FPGA pour le contrôle précis et exact des délais dans les convertisseurs temps à numérique [Master's thesis, École Polytechnique de Montréal]. Available

List generated on: Mon Mar 20 02:22:50 2023 EDT