Verification and Characterization of Multicore Vector Processors Enhanced for Low-precision Convolutional Layers Through FPGA Emulation

This thesis delves into the verification and characterization of multicore vector processors that offer dedicated instructions for low-precision convolutional neural networks. The study focuses on verifying the functionality of the CORE-V Polara processor and exploring low-precision convolutions with MSPARQ, through an FPGA emulation. Through a methodology involving the adaptation of the OpenPiton FPGA development flow, hardware debugging and RISC-V instruction tests, the CORE-V Polara processor was validated and sent to fabrication. Then by implementing the ULPPACK 2D convolution algorithm on the multiple cores of MSPARQ, the study characterizes the processor’s performance in terms of operations and cache utilization for different levels of precision. It highlights some unique design elements of the processor, including vectorization, packetization, and synchronization mechanisms, showcasing its efficiency in processing low-precision operands while retaining the characteristics of a general-purpose processor. The results obtained from the experimentation demonstrate the feasibility and benefits of such processor architectures for multiple applications, especially CNNs, emphasizing the processor’s efficiency across various problem sizes and configurations. This thesis underscores the importance of tailored hardware solutions for applications such as neural network inference in resource-constrained environments.

Résumé

Ce mémoire explore la vérification et caractérisation de processeurs vectoriels multi-coeurs offrant des instructions dédiées aux réseaux de neurones convolutionnels. Cette étude se con- centre sur la vérification de la fonctionnalité du processeur CORE-V Polara et sur l’exploration d’opérations de convolution à faible précision sur MSPARQ, via une émulation FPGA. A travers une méthodologie impliquant l’adaptation du flot de développement FPGA de OpenPiton, du débogage matériel et des tests d’instructions RISC-V, le processeur CORE-V Polara a pu être validé et envoyé en fabrication. Ensuite, en implémentant l’algorithme de convolution 2D ULPPACK sur les multiples coeurs de MSPARQ, l’étude caractérise la performance du processeur en termes d’opérations et d’utilisation de la cache pour différents niveaux de précision. Elle met en évidence des éléments de conception uniques au processeur, incluant de la vectorisation, du paquettage, et des mécanismes de synchronisation, présentant son efficacité dans le traitement d’opérandes de faible précision tout en conservant les caractéristiques d’un processeur à usage général. Les résultats obtenus de l’expérimentation démontrent la faisabilité et l’intérêt d’une telle architecture de processeur pour de multiples applications, notamment les CNNs, en mettant l’accent sur l’efficacité du processeur pour différentes tailles et configurations de problèmes. Ce mémoire souligne l’importance de solutions matérielles sur mesure pour des applications telles que l’inférence de réseaux de neurones dans des environnements où les ressources sont limitées.