Architecture pour la recherche exacte dans le plan des données d'un processeur réseau implémenté sur FPGA

Avec le débit grandissant des liens de transmission réseau, des architectures dédiées ont été conçues pour produire des puces pouvant maintenir un niveau de performance élevé. Traditionnellement, le traitement de paquets dans le plan des données d'un hôte à l'extrémité du réseau est effectué par un processeur à usage général, ce qui offre une grande flexibilité et qui simplifie la programmation. Afin de permettre une meilleure utilisation du processeur pour des tâches de calcul, une portion de la charge de travail en lien avec le traitement de paquets est transférée vers la carte réseau. La carte réseau doit alors pouvoir être programmée pour exprimer des algorithmes variés tout en maintenant le débit de traitement du lien. Une transition similaire arrive aussi avec les commutateurs au centre du réseau. Les fonctions d'un commutateur étant normalement fixes, l'arrivée de commutateurs programmables leur permet d'être responsables d'une plus grande portion du traitement au coeur du réseau, réduisant ainsi le besoin de serveurs externes.