Master's thesis (2022)
|
Open Access to the full text of this document Terms of Use: All rights reserved Download (742kB) |
Abstract
With the continuously increasing line rate of networking hardware, domain specific architectures have been designed to enable such high performance. Traditionally, packet processing of a network host is done by the general-purpose processor of that computer. This offers flexibility and ease of use in programming the behaviour of the data plane. However, in order to allow a higher utilization of the processor for its intended workload, part of the packet processing has been offloaded to the network interface card. Therefore, it must be possible to program the network card to express various packet processing algorithms while maintaining the line rate. A similar transition is also occurring with switches at the core of the network. Usually, network switches haven been fixed functions, however new programmable switches have been proposed which allow programming the data plane. More tasks can be performed by the programmable switches reducing the need for external servers.
Résumé
Avec le débit grandissant des liens de transmission réseau, des architectures dédiées ont été conçues pour produire des puces pouvant maintenir un niveau de performance élevé. Traditionnellement, le traitement de paquets dans le plan des données d'un hôte à l'extrémité du réseau est effectué par un processeur à usage général, ce qui offre une grande flexibilité et qui simplifie la programmation. Afin de permettre une meilleure utilisation du processeur pour des tâches de calcul, une portion de la charge de travail en lien avec le traitement de paquets est transférée vers la carte réseau. La carte réseau doit alors pouvoir être programmée pour exprimer des algorithmes variés tout en maintenant le débit de traitement du lien. Une transition similaire arrive aussi avec les commutateurs au centre du réseau. Les fonctions d'un commutateur étant normalement fixes, l'arrivée de commutateurs programmables leur permet d'être responsables d'une plus grande portion du traitement au coeur du réseau, réduisant ainsi le besoin de serveurs externes.
Department: | Department of Computer Engineering and Software Engineering |
---|---|
Program: | Génie informatique |
Academic/Research Directors: |
J. M. Pierre Langlois |
PolyPublie URL: | https://publications.polymtl.ca/10279/ |
Institution: | Polytechnique Montréal |
Date Deposited: | 07 Oct 2022 14:15 |
Last Modified: | 25 Oct 2023 19:07 |
Cite in APA 7: | Richer St-Onge, P. (2022). Architecture pour la recherche exacte dans le plan des données d'un processeur réseau implémenté sur FPGA [Master's thesis, Polytechnique Montréal]. PolyPublie. https://publications.polymtl.ca/10279/ |
---|---|
Statistics
Total downloads
Downloads per month in the last year
Origin of downloads