 | Up a level |
Luinaud, T. (2022). Optimisation de la compilation de déparseurs pour processeurs réseau implémentés sur FPGA [Ph.D. thesis, Polytechnique Montréal]. Restricted access
Langlois, J.-G. (2021). Infrastructure de test pour la cybersécurité des systèmes maritimes [Master's thesis, Polytechnique Montréal]. Restricted access
Richer St-Onge, P. (2022). Architecture pour la recherche exacte dans le plan des données d'un processeur réseau implémenté sur FPGA [Master's thesis, Polytechnique Montréal]. Restricted access
Traore, M. (2022). Look-Up Table Based Neural Networks For Fast Inference [Master's thesis, Polytechnique Montréal]. Restricted access
