<  Retour au portail Polytechnique Montréal

Documents dont l'auteur est "Berrima, Safa"

Monter d'un niveau
Pour citer ou exporter [feed] Atom [feed] RSS 1.0 [feed] RSS 2.0
Réseau de collaboration
Nuage de mots
Grouper par: Auteurs ou autrices | Date de publication | Sous-type de document | Aucun groupement
Aller à : B
Nombre de documents: 8

B

Berrima, S. (2021). Convertisseurs temps-numérique distribués et à mesures multiples pour FPGA [Thèse de doctorat, Polytechnique Montréal]. Disponible

Berrima, S., Blaquière, Y., & Savaria, Y. (2021). Ring-Oscillator Based High Accuracy Low Complexity Multichannel Time-to-Digital Converter Architecture for Field-Programmable Gate Arrays. IEEE Transactions on Instrumentation and Measurement, 70, 1-10. Lien externe

Berrima, S., Blaquière, Y., & Savaria, Y. (2020). Fine resolution delay tuning method to improve the linearity of an unbalanced time-to-digital converter on a Xilinx FPGA. IET Circuits Devices & Systems, 14(8), 1243-1252. Lien externe

Berrima, S., Blaquière, Y., & Savaria, Y. (2018). Diagnosis algorithms for a reconfigurable and defect tolerant JTAG scan chain in large area integrated circuits. Integration, 62, 159-169. Lien externe

Berrima, S., Blaquière, Y., & Savaria, Y. (mai 2017). A multi-measurements RO-TDC implemented in a Xilinx field programmable gate array [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 2017), Baltimore, MD (4 pages). Lien externe

Berrima, S., Blaquière, Y., & Savaria, Y. (août 2017). Sub-ps resolution programmable delays implemented in a Xilinx FPGA [Communication écrite]. 60th IEEE International Midwest Symposium on Circuits and Systems (MWSCAS 2017), Boston, MA. Lien externe

Berrima, S. (2014). Algorithmes de diagnostic d'une chaîne JTAG reconfigurable et tolérante aux pannes au sein de la technologie WaferIC [Mémoire de maîtrise, École Polytechnique de Montréal]. Disponible

Blaquière, Y., Basile-Bellavance, Y., Berrima, S., & Savaria, Y. (juin 2014). Design and validation of a novel reconfigurable and defect tolerant JTAG scan chain [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 2014), Melbourne, VIC, Australia (4 pages). Lien externe

Liste produite: Fri Apr 11 02:59:47 2025 EDT.