Fine resolution delay tuning method to improve the linearity of an unbalanced time-to-digital converter on a Xilinx FPGA

Safa Berrima, Yves Blaquiere et Yvon Savaria

Article de revue (2020)

Un lien externe est disponible pour ce document

Département:	Département de génie électrique
URL de PolyPublie:	https://publications.polymtl.ca/46997/
Titre de la revue:	IET Circuits Devices & Systems (vol. 14, no 8)
Maison d'édition:	IET
DOI:	10.1049/iet-cds.2020.0026
URL officielle:	https://doi.org/10.1049/iet-cds.2020.0026
Date du dépôt:	18 avr. 2023 15:00
Dernière modification:	05 avr. 2024 11:47

Citer en APA 7:	Berrima, S., Blaquiere, Y., & Savaria, Y. (2020). Fine resolution delay tuning method to improve the linearity of an unbalanced time-to-digital converter on a Xilinx FPGA. IET Circuits Devices & Systems, 14(8), 1243-1252. https://doi.org/10.1049/iet-cds.2020.0026
APA 7 (HTML)ASCII CitationAtomBibTeXDOIsDublin CoreEndNote (.ENW)MARC (ISO 2709/UTF-8) (.MRC)MARC (UTF-8) (.MRK8)MARC XMLMPEG-21 DIDLMultiline CSVOAI-ORE Resource Map (Atom Format)OPENAIREOpenURL ContextObjectOpenURL ContextObject in SpanRDF+N-TriplesRDF+N3RDF+XMLReferReference Manager (.RIS)Répertoire des publications (EndNote)Simple Metadata

Statistiques

Actions réservées au personnel