Safa Berrima, Yves Blaquière, Yvon Savaria
Communication écrite (2017)
Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Département:
ISBN:
9781509063895
Adresse URL de PolyPublie:
Nom de la conférence:
60th IEEE International Midwest Symposium on Circuits and Systems (MWSCAS 2017)
Lieu de la conférence:
Boston, MA
Date(s) de la conférence:
2017-08-06 - 2017-08-09
Maison d'édition:
IEEE
URL officielle:
OAI:
oai:publications.polymtl.ca:38607
ORCID
Date du dépôt:
18 avr. 2023 15:04
Dernière modification:
14 oct. 2026 13:30
Citer en APA 7:
Berrima, S., Blaquière, Y., & Savaria, Y. (août 2017). Sub-ps resolution programmable delays implemented in a Xilinx FPGA [Communication écrite]. 60th IEEE International Midwest Symposium on Circuits and Systems (MWSCAS 2017), Boston, MA. https://doi.org/10.1109/mwscas.2017.8053074
Statistiques
Dimensions
