Omar Al-Terkawi Hasib, Daniel Crepeau, Thomas Awad, Andrei Dulipovici, Yvon Savaria
, Claude Thibeault
Communication écrite (2018)
Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Département:
Unité de recherche:
ISBN:
9781538637746
Adresse URL de PolyPublie:
Nom de la conférence:
36th IEEE VLSI Test Symposium (VTS 2018)
Lieu de la conférence:
Los Alamitos, CA
Date(s) de la conférence:
2018-04-22 - 2018-04-25
Maison d'édition:
IEEE
URL officielle:
OAI:
oai:publications.polymtl.ca:40397
ORCID
Date du dépôt:
18 avr. 2023 15:03
Dernière modification:
14 oct. 2026 13:50
Citer en APA 7:
Hasib, O. A.-T., Crepeau, D., Awad, T., Dulipovici, A., Savaria, Y., & Thibeault, C. (avril 2018). Exploiting built-in delay lines for applying launch-on-capture at-speed testing on self-timed circuits [Communication écrite]. 36th IEEE VLSI Test Symposium (VTS 2018), Los Alamitos, CA (6 pages). https://doi.org/10.1109/vts.2018.8368637
Statistiques
Dimensions
