Omar Al-Terkawi Hasib, Daniel Crepeau, Thomas Awad, Andrei Dulipovici, Yvon Savaria
et Claude Thibeault
Communication écrite (2018)
Un lien externe est disponible pour ce document
| Département: | Département de génie électrique |
|---|---|
| Centre de recherche: | GR2M - Groupe de recherche en microélectronique et microsystèmes |
| URL de PolyPublie: | https://publications.polymtl.ca/40397/ |
| Nom de la conférence: | 36th IEEE VLSI Test Symposium (VTS 2018) |
| Lieu de la conférence: | Los Alamitos, CA |
| Date(s) de la conférence: | 2018-04-22 - 2018-04-25 |
| Maison d'édition: | IEEE |
| DOI: | 10.1109/vts.2018.8368637 |
| URL officielle: | https://doi.org/10.1109/vts.2018.8368637 |
| Date du dépôt: | 18 avr. 2023 15:03 |
| Dernière modification: | 25 sept. 2024 16:25 |
| Citer en APA 7: | Hasib, O. A.-T., Crepeau, D., Awad, T., Dulipovici, A., Savaria, Y., & Thibeault, C. (avril 2018). Exploiting built-in delay lines for applying launch-on-capture at-speed testing on self-timed circuits [Communication écrite]. 36th IEEE VLSI Test Symposium (VTS 2018), Los Alamitos, CA (6 pages). https://doi.org/10.1109/vts.2018.8368637 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
