Equivalence proofs of some yield modeling methods for defect-tolerant integrated circuits

Claude Thibeault, Yvon Savaria, Jean-Louis Houle

Rapport technique (1990)

Accéder à ce document
Accès restreint
Réservé à la communauté de Polytechnique Montréal
Version officielle de l'éditeur
Texte Texte • 923kB •

Résumé

Yield modeling -- Yield modeling with EEs assumed statistically independent -- Equivalence between the inclusion/exclusion and the combinatorial approaches -- Equivalence between the inclusion/exclusion principle and modeling assuming independence.

Département:
Département de génie électrique
Adresse URL de PolyPublie:
https://publications.polymtl.ca/9642/
Numéro du rapport:
EPM-RT-90-11
OAI:
oai:publications.polymtl.ca:9642
ORCID
Date du dépôt:
22 nov. 2021 16:36
Dernière modification:
14 oct. 2026 10:53
Citer en APA 7:
Thibeault, C., Savaria, Y., & Houle, J.-L. (1990). Equivalence proofs of some yield modeling methods for defect-tolerant integrated circuits. (Rapport technique n° EPM-RT-90-11). https://publications.polymtl.ca/9642/

Statistiques

Total des téléchargements à partir de PolyPublie

Téléchargements par année

Provenance des téléchargements

Actions réservées au personnel

Afficher document
Afficher document