A Hardware Architecture of a Dynamic Ranking Packet Scheduler for Programmable Network Devices

Mostafa Elbediwy, Bill Pontikakis, Jean Pierre David, Yvon Savaria

Article de revue (2023)

Accéder à ce document
Disponible
Libre accès au texte intégral dans PolyPublie et chez l'éditeur officiel
Version officielle de l'éditeur
Texte Texte • 1MB •
Voir dans PolyPublie
Voir chez l'éditeur officiel
Département:
Département de génie électrique
Adresse URL de PolyPublie:
https://publications.polymtl.ca/54804/
Titre de la revue :
IEEE Access ( vol. 11 )
Maison d'édition:
IEEE
DOI:
10.1109/access.2023.3286726
URL officielle:
https://doi.org/10.1109/access.2023.3286726
OAI:
oai:publications.polymtl.ca:54804
ORCID
Date du dépôt:
29 août 2023 16:17
Dernière modification:
14 oct. 2026 14:13
Citer en APA 7:
Elbediwy, M., Pontikakis, B., David, J. P., & Savaria, Y. (2023). A Hardware Architecture of a Dynamic Ranking Packet Scheduler for Programmable Network Devices. IEEE Access, 11, 61422-61436. https://doi.org/10.1109/access.2023.3286726

Statistiques

Total des téléchargements à partir de PolyPublie

Téléchargements par année

Provenance des téléchargements

Dimensions

Actions réservées au personnel

Afficher document
Afficher document