Mostafa Elbediwy, Bill Pontikakis, Jean Pierre David
et Yvon Savaria
Article de revue (2023)
 Document en libre accès dans PolyPublie et chez l'éditeur officiel |
|
Libre accès au plein texte de ce document Version officielle de l'éditeur Conditions d'utilisation: Creative Commons: Attribution (CC BY) Télécharger (1MB) |
| Département: | Département de génie électrique |
|---|---|
| URL de PolyPublie: | https://publications.polymtl.ca/54804/ |
| Titre de la revue: | IEEE Access (vol. 11) |
| Maison d'édition: | IEEE |
| DOI: | 10.1109/access.2023.3286726 |
| URL officielle: | https://doi.org/10.1109/access.2023.3286726 |
| Date du dépôt: | 29 août 2023 16:17 |
| Dernière modification: | 30 sept. 2024 10:41 |
| Citer en APA 7: | Elbediwy, M., Pontikakis, B., David, J. P., & Savaria, Y. (2023). A Hardware Architecture of a Dynamic Ranking Packet Scheduler for Programmable Network Devices. IEEE Access, 11, 61422-61436. https://doi.org/10.1109/access.2023.3286726 |
|---|---|
Statistiques
Total des téléchargements à partir de PolyPublie
Téléchargements par année
Provenance des téléchargements
Dimensions
Actions réservées au personnel
|
Afficher document |
