A fast systolic priority queue architecture for a flow-based Traffic Manager

Imad Benacer, François-Raymond Boyer, Normand Bélanger, Yvon Savaria

Communication écrite (2016)

Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Voir chez l'éditeur officiel
Département:
Département de génie informatique et génie logiciel
Département de génie électrique
Unité de recherche:
GR2M - Groupe de recherche en microélectronique et microsystèmes
ISBN:
9781467389006
Adresse URL de PolyPublie:
https://publications.polymtl.ca/36255/
Nom de la conférence:
14th IEEE International New Circuits and Systems Conference (NEWCAS 2016)
Lieu de la conférence:
Vancouver, Canada
Date(s) de la conférence:
2016-06-26 - 2016-06-29
Maison d'édition:
IEEE
DOI:
10.1109/newcas.2016.7604761
URL officielle:
https://doi.org/10.1109/newcas.2016.7604761
OAI:
oai:publications.polymtl.ca:36255
ORCID
Date du dépôt:
18 avr. 2023 15:05
Dernière modification:
14 oct. 2026 13:26
Citer en APA 7:
Benacer, I., Boyer, F.-R., Bélanger, N., & Savaria, Y. (juin 2016). A fast systolic priority queue architecture for a flow-based Traffic Manager [Communication écrite]. 14th IEEE International New Circuits and Systems Conference (NEWCAS 2016), Vancouver, Canada (4 pages). https://doi.org/10.1109/newcas.2016.7604761

Statistiques

Dimensions

Actions réservées au personnel

Afficher document
Afficher document