A novel phase-locked loop (PLL) architecture without an analog loop filter for better integration in ultra-deep submicron SoCs

Bill Pontikakis, Hung Tien Bui, François-Raymond Boyer, Yvon Savaria

Communication écrite (2008)

Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Voir chez l'éditeur officiel
Département:
Département de génie informatique et génie logiciel
Département de génie électrique
Adresse URL de PolyPublie:
https://publications.polymtl.ca/20334/
Nom de la conférence:
Joint IEEE North-East Workshop on Circuits and Systems and TAISA Conference (NEWCAS-TAISA 2008)
Date(s) de la conférence:
2008-06-22 - 2008-06-25
Maison d'édition:
IEEE
DOI:
10.1109/newcas.2008.4606396
URL officielle:
https://doi.org/10.1109/newcas.2008.4606396
OAI:
oai:publications.polymtl.ca:20334
ORCID
Date du dépôt:
18 avr. 2023 15:16
Dernière modification:
14 oct. 2026 12:52
Citer en APA 7:
Pontikakis, B., Bui, H. T., Boyer, F.-R., & Savaria, Y. (juin 2008). A novel phase-locked loop (PLL) architecture without an analog loop filter for better integration in ultra-deep submicron SoCs [Communication écrite]. Joint IEEE North-East Workshop on Circuits and Systems and TAISA Conference (NEWCAS-TAISA 2008). https://doi.org/10.1109/newcas.2008.4606396

Statistiques

Dimensions

Actions réservées au personnel

Afficher document
Afficher document