A novel phase-locked loop (PLL) architecture without an analog loop filter for better integration in ultra-deep submicron SoCs

B. Pontikakis, H. T. Bui, François-Raymond Boyer et Yvon Savaria

Communication écrite (2008)

Un lien externe est disponible pour ce document

Département:	Département de génie informatique et génie logiciel Département de génie électrique
URL de PolyPublie:	https://publications.polymtl.ca/20334/
Nom de la conférence:	Joint IEEE North-East Workshop on Circuits and Systems and TAISA Conference (NEWCAS-TAISA 2008)
Date(s) de la conférence:	2008-06-22 - 2008-06-25
Maison d'édition:	IEEE
DOI:	10.1109/newcas.2008.4606396
URL officielle:	https://doi.org/10.1109/newcas.2008.4606396
Date du dépôt:	18 avr. 2023 15:16
Dernière modification:	25 sept. 2024 15:58

Citer en APA 7:	Pontikakis, B., Bui, H. T., Boyer, F.-R., & Savaria, Y. (juin 2008). A novel phase-locked loop (PLL) architecture without an analog loop filter for better integration in ultra-deep submicron SoCs [Communication écrite]. Joint IEEE North-East Workshop on Circuits and Systems and TAISA Conference (NEWCAS-TAISA 2008). https://doi.org/10.1109/newcas.2008.4606396
APA 7 (HTML)ASCII CitationAtomBibTeXDOIsDublin CoreEndNote (.ENW)MARC (ISO 2709/UTF-8) (.MRC)MARC (UTF-8) (.MRK8)MARC XMLMPEG-21 DIDLMultiline CSVOAI-ORE Resource Map (Atom Format)OPENAIREOpenURL ContextObjectOpenURL ContextObject in SpanRDF+N-TriplesRDF+N3RDF+XMLReferReference Manager (.RIS)Répertoire des publications (EndNote)Simple Metadata

Statistiques

Actions réservées au personnel