<  Retour au portail Polytechnique Montréal

Documents dont l'auteur est "Laflamme-Mayer, Nicolas"

Monter d'un niveau
Pour citer ou exporter [feed] Atom [feed] RSS 1.0 [feed] RSS 2.0
Grouper par: Auteurs ou autrices | Date de publication | Sous-type de document | Aucun groupement
Aller à : 2018 | 2015 | 2014 | 2013 | 2011 | 2010 | 2009
Nombre de documents: 11

2018

Laflamme-Mayer, N. (2018). Conception d'un réseau de plots configurables multifonctions analogiques et numériques combiné à un réseau de distribution de puissance intégrés à l'échelle de la tranche de silicium [Thèse de doctorat, École Polytechnique de Montréal]. Disponible

Laflamme-Mayer, N., Kowarzyk, G., Blaquiere, Y., Savaria, Y., & Sawan, M. (2018). A Defect-Tolerant Reusable Network of DACs for Wafer-Scale Integration. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 27(2), 304-315. Lien externe

2015

Laflamme-Mayer, N., Blaquière, Y., & Sawan, M. (2015). A configurable analog buffer dedicated to a wafer-scale prototyping platform. Analog Integrated Circuits and Signal Processing, 82(1), 57-66. Lien externe

2014

Laflamme-Mayer, N., Blaquière, Y., Savaria, Y., & Sawan, M. (2014). A configurable multi-rail power and I/O pad applied to wafer-scale systems. IEEE Transactions on Circuits and Systems I: Regular Papers, 61(11), 3135-3144. Lien externe

2013

Laflamme-Mayer, N., Sawan, M., & Blaquière, Y. (février 2013). A configurable analog buffer dedicated to a wafer-scale prototyping platform of electronic systems [Communication écrite]. 4th IEEE Latin American Symposium on Circuits and Systems (LASCAS 2013), Cusco, Peru. Lien externe

Laflamme-Mayer, N., André, W., Valorge, O., Blaquière, Y., & Sawan, M. (2013). Configurable input-output power pad for wafer-scale microelectronic systems. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 21(11), 2024-2033. Lien externe

2011

Laflamme-Mayer, N. (2011). Conception d'un plot reconfigurable pour un réseau de distribution de puissance à l'échelle de la tranche en technologie CMOS [Mémoire de maîtrise, École Polytechnique de Montréal]. Disponible

Laflamme-Mayer, N., Sawan, M., & Blaquière, Y. (juin 2011). A dual-power rail, low-dropout, fast-response linear regulator dedicated to a wafer-scale electronic systems prototyping platform [Communication écrite]. 9th IEEE International New Circuits and Systems Conference (NEWCAS 2011), Bordeaux, France. Lien externe

Laflamme-Mayer, N., Blaquière, Y., & Sawan, M. (décembre 2011). A large range and fine tuning configurable Bandgap reference dedicated to wafer-scale systems [Communication écrite]. 18th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2011), Beirut, Lebanon. Lien externe

2010

Laflamme-Mayer, N., Valorge, O., Blaquière, Y., & Sawan, M. (juin 2010). A Low-Power, Small-Area Voltage Reference Array for a Wafer-Scale Prototyping Platform [Communication écrite]. 8th IEEE International NEWCAS Conference (NEWCAS 2010), Montréal, Québec. Lien externe

2009

Lepercq, É., Valorege, O., Basile-Bellavance, Y., Laflamme-Mayer, N., Blaquière, Y., & Savaria, Y. (octobre 2009). An interconnection network for a novel reconfigurable circuit board [Communication écrite]. 2nd Microsystems and Nanoelectronics Research Conference, Ottawa, Canada. Lien externe

Liste produite: Fri Dec 5 03:33:52 2025 EST.