Bing Qiu, Yvon Savaria
, Meng Lu, Chunyan Wang et Claude Thibeault
Communication écrite (2002)
Un lien externe est disponible pour ce document
| Département: | Département de génie électrique |
|---|---|
| ISBN: | 0769518311 |
| URL de PolyPublie: | https://publications.polymtl.ca/74209/ |
| Nom de la conférence: | IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems (DFT 2002) |
| Lieu de la conférence: | Vancouver, BC, Canada |
| Date(s) de la conférence: | 2002-11-06 - 2002-11-08 |
| Maison d'édition: | Institute of Electrical and Electronics Engineers |
| DOI: | 10.1109/dftvs.2002.1173528 |
| URL officielle: | https://doi.org/10.1109/dftvs.2002.1173528 |
| Date du dépôt: | 06 mai 2026 10:26 |
| Dernière modification: | 06 mai 2026 10:26 |
| Citer en APA 7: | Qiu, B., Savaria, Y., Lu, M., Wang, C., & Thibeault, C. (novembre 2002). Yield modeling of a WSI telecom router architecture [Communication écrite]. IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems (DFT 2002), Vancouver, BC, Canada. https://doi.org/10.1109/dftvs.2002.1173528 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
