Thibault Stimpfling, J. M. Pierre Langlois
, Normand Bélanger, Yvon Savaria
Communication écrite (2018)
Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Unité de recherche:
ISBN:
9781538658154
Adresse URL de PolyPublie:
Nom de la conférence:
18th IEEE/ACM International Symposium on Cluster, Cloud and Grid Computing (CCGrid 2018)
Lieu de la conférence:
Washington, D.C.
Date(s) de la conférence:
2018-05-01 - 2018-05-04
Maison d'édition:
IEEE
URL officielle:
OAI:
oai:publications.polymtl.ca:39972
ORCID
Date du dépôt:
18 avr. 2023 15:03
Dernière modification:
14 oct. 2026 13:32
Citer en APA 7:
Stimpfling, T., Langlois, J. M. P., Bélanger, N., & Savaria, Y. (mai 2018). A low-latency memory-efficient IPv6 lookup engine implemented on FPGA using high-level synthesis [Communication écrite]. 18th IEEE/ACM International Symposium on Cluster, Cloud and Grid Computing (CCGrid 2018), Washington, D.C.. https://doi.org/10.1109/ccgrid.2018.00067
Statistiques
Dimensions
