Thibault Stimpfling, J. M. Pierre Langlois
, Normand Bélanger et Yvon Savaria
Communication écrite (2018)
Un lien externe est disponible pour ce document
| Département: |
Département de génie informatique et génie logiciel Département de génie électrique |
|---|---|
| Centre de recherche: | GR2M - Groupe de recherche en microélectronique et microsystèmes |
| URL de PolyPublie: | https://publications.polymtl.ca/39972/ |
| Nom de la conférence: | 18th IEEE/ACM International Symposium on Cluster, Cloud and Grid Computing (CCGrid 2018) |
| Lieu de la conférence: | Washington, D.C. |
| Date(s) de la conférence: | 2018-05-01 - 2018-05-04 |
| Maison d'édition: | IEEE |
| DOI: | 10.1109/ccgrid.2018.00067 |
| URL officielle: | https://doi.org/10.1109/ccgrid.2018.00067 |
| Date du dépôt: | 18 avr. 2023 15:03 |
| Dernière modification: | 25 sept. 2024 16:25 |
| Citer en APA 7: | Stimpfling, T., Langlois, J. M. P., Bélanger, N., & Savaria, Y. (mai 2018). A low-latency memory-efficient IPv6 lookup engine implemented on FPGA using high-level synthesis [Communication écrite]. 18th IEEE/ACM International Symposium on Cluster, Cloud and Grid Computing (CCGrid 2018), Washington, D.C.. https://doi.org/10.1109/ccgrid.2018.00067 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
