Imad Benacer, François-Raymond Boyer
, Yvon Savaria
Communication écrite (2018)
Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Unité de recherche:
ISBN:
9781538648810
Adresse URL de PolyPublie:
Nom de la conférence:
IEEE International Symposium on Circuits and Systems (ISCAS 2018)
Lieu de la conférence:
Florence, Italy
Date(s) de la conférence:
2018-05-27 - 2018-05-30
Maison d'édition:
IEEE
URL officielle:
OAI:
oai:publications.polymtl.ca:39566
ORCID
Date du dépôt:
18 avr. 2023 15:02
Dernière modification:
08 oct. 2026 17:58
Citer en APA 7:
Benacer, I., Boyer, F.-R., & Savaria, Y. (mai 2018). Design of a low latency 40 Gb/s flow-based traffic manager using high-level synthesis [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 2018), Florence, Italy (5 pages). https://doi.org/10.1109/iscas.2018.8351332
Statistiques
Dimensions
