Imad Benacer, François-Raymond Boyer
et Yvon Savaria
Communication écrite (2018)
Un lien externe est disponible pour ce document
| Département: |
Département de génie informatique et génie logiciel Département de génie électrique |
|---|---|
| Centre de recherche: | GR2M - Groupe de recherche en microélectronique et microsystèmes |
| URL de PolyPublie: | https://publications.polymtl.ca/39566/ |
| Nom de la conférence: | IEEE International Symposium on Circuits and Systems (ISCAS 2018) |
| Lieu de la conférence: | Florence, Italy |
| Date(s) de la conférence: | 2018-05-27 - 2018-05-30 |
| Maison d'édition: | IEEE |
| DOI: | 10.1109/iscas.2018.8351332 |
| URL officielle: | https://doi.org/10.1109/iscas.2018.8351332 |
| Date du dépôt: | 18 avr. 2023 15:02 |
| Dernière modification: | 05 avr. 2024 11:35 |
| Citer en APA 7: | Benacer, I., Boyer, F.-R., & Savaria, Y. (mai 2018). Design of a low latency 40 Gb/s flow-based traffic manager using high-level synthesis [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 2018), Florence, Italy (5 pages). https://doi.org/10.1109/iscas.2018.8351332 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
