<  Retour au portail Polytechnique Montréal

Sub-ps resolution programmable delays implemented in a Xilinx FPGA

S. Berrima, Y. Blaquiere et Yvon Savaria

Communication écrite (2017)

Un lien externe est disponible pour ce document
Département: Département de génie électrique
URL de PolyPublie: https://publications.polymtl.ca/38607/
Nom de la conférence: 60th IEEE International Midwest Symposium on Circuits and Systems (MWSCAS 2017)
Lieu de la conférence: Boston, MA
Date(s) de la conférence: 2017-08-06 - 2017-08-09
Maison d'édition: IEEE
DOI: 10.1109/mwscas.2017.8053074
URL officielle: https://doi.org/10.1109/mwscas.2017.8053074
Date du dépôt: 18 avr. 2023 15:04
Dernière modification: 25 sept. 2024 16:23
Citer en APA 7: Berrima, S., Blaquiere, Y., & Savaria, Y. (août 2017). Sub-ps resolution programmable delays implemented in a Xilinx FPGA [Communication écrite]. 60th IEEE International Midwest Symposium on Circuits and Systems (MWSCAS 2017), Boston, MA. https://doi.org/10.1109/mwscas.2017.8053074

Statistiques

Dimensions

Actions réservées au personnel

Afficher document Afficher document