Samir Lejmi, Bozena Kaminska et Edouard Wagneur
Communication écrite (1994)
Un lien externe est disponible pour ce document
| Renseignements supplémentaires: | Nom historique du département: Département de génie électrique et de génie informatique |
|---|---|
| Département: |
Département de génie électrique Département de génie informatique et génie logiciel |
| URL de PolyPublie: | https://publications.polymtl.ca/33082/ |
| Nom de la conférence: | IEEE International Conference on Computer Design: VLSI in Computers and Processors |
| Lieu de la conférence: | Cambridge, MA, USA |
| Date(s) de la conférence: | 1994-10-10 - 1994-10-12 |
| Maison d'édition: | IEEE |
| DOI: | 10.1109/iccd.1994.331935 |
| URL officielle: | https://doi.org/10.1109/iccd.1994.331935 |
| Date du dépôt: | 18 avr. 2023 15:25 |
| Dernière modification: | 25 nov. 2025 12:00 |
| Citer en APA 7: | Lejmi, S., Kaminska, B., & Wagneur, E. (octobre 1994). Retiming for the global optimization of synchronous sequential circuits [Communication écrite]. IEEE International Conference on Computer Design: VLSI in Computers and Processors, Cambridge, MA, USA. https://doi.org/10.1109/iccd.1994.331935 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
