Equivalence proofs of some yield modeling methods for defect-tolerant integrated-circuits

C. Thibeault, Yvon Savaria, Jean-Louis Houle

Article de revue (1995)

Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Voir chez l'éditeur officiel
Renseignements supplémentaires:
Nom historique du département: Département de génie électrique et de génie informatique
Département:
Département de génie électrique
Département de génie informatique et génie logiciel
Adresse URL de PolyPublie:
https://publications.polymtl.ca/31691/
Titre de la revue :
IEEE Transactions on Computers ( vol. 44 , no 5 )
Maison d'édition:
IEEE
DOI:
10.1109/12.381962
URL officielle:
https://doi.org/10.1109/12.381962
OAI:
oai:publications.polymtl.ca:31691
ORCID
Date du dépôt:
18 avr. 2023 15:25
Dernière modification:
14 oct. 2026 13:18
Citer en APA 7:
Thibeault, C., Savaria, Y., & Houle, J.-L. (1995). Equivalence proofs of some yield modeling methods for defect-tolerant integrated-circuits. IEEE Transactions on Computers, 44(5), 724-728. https://doi.org/10.1109/12.381962

Statistiques

Dimensions

Actions réservées au personnel

Afficher document
Afficher document