Mohamed Soufi, Steve Rochon, Yvon Savaria
, Bożena Kamińska
Communication écrite (1996)
Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Renseignements supplémentaires:
Nom historique du département: Département de génie électrique et de génie informatique
Adresse URL de PolyPublie:
Nom de la conférence:
14th IEEE VLSI Test Symposium
Lieu de la conférence:
Princeton, NJ, USA
Date(s) de la conférence:
1996-04-28 - 1996-05-01
Maison d'édition:
Institute of Electrical and Electronics Engineers
URL officielle:
OAI:
oai:publications.polymtl.ca:30861
ORCID
Date du dépôt:
18 avr. 2023 15:24
Dernière modification:
14 oct. 2026 13:17
Citer en APA 7:
Soufi, M., Rochon, S., Savaria, Y., & Kamińska, B. (avril 1996). Design and performance of CMOS TSPC cells for high speed pseudo random testing [Communication écrite]. 14th IEEE VLSI Test Symposium, Princeton, NJ, USA. https://doi.org/10.1109/vtest.1996.510880
Statistiques
Dimensions
