Mohamed Soufi, Steve Rochon, Yvon Savaria
et Bozena Kaminska
Communication écrite (1996)
Un lien externe est disponible pour ce document
| Renseignements supplémentaires: | Nom historique du département: Département de génie électrique et de génie informatique |
|---|---|
| Département: |
Département de génie électrique Département de génie informatique et génie logiciel |
| URL de PolyPublie: | https://publications.polymtl.ca/30861/ |
| Nom de la conférence: | 14th IEEE VLSI Test Symposium |
| Lieu de la conférence: | Princeton, NJ, USA |
| Date(s) de la conférence: | 1996-04-28 - 1996-05-01 |
| Maison d'édition: | IEEE |
| DOI: | 10.1109/vtest.1996.510880 |
| URL officielle: | https://doi.org/10.1109/vtest.1996.510880 |
| Date du dépôt: | 18 avr. 2023 15:24 |
| Dernière modification: | 05 avr. 2024 11:20 |
| Citer en APA 7: | Soufi, M., Rochon, S., Savaria, Y., & Kaminska, B. (avril 1996). Design and performance of CMOS TSPC cells for high speed pseudo random testing [Communication écrite]. 14th IEEE VLSI Test Symposium, Princeton, NJ, USA. https://doi.org/10.1109/vtest.1996.510880 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
