François-Raymond Boyer
, H. G. Epassa, B. Pontikakis, Yvon Savaria et W. Ling
Communication écrite (2004)
Un lien externe est disponible pour ce document
| Renseignements supplémentaires: | Nom historique du département: Département de génie informatique |
|---|---|
| Département: |
Département de génie électrique Département de génie informatique et génie logiciel |
| URL de PolyPublie: | https://publications.polymtl.ca/25237/ |
| Nom de la conférence: | 2nd annual IEEE Northeast Workshop on Circuits and Systems (NEWCAS 2004) |
| Lieu de la conférence: | Montréal, Québec |
| Date(s) de la conférence: | 2004-06-20 - 2004-06-23 |
| Maison d'édition: | IEEE |
| DOI: | 10.1109/newcas.2004.1359043 |
| URL officielle: | https://doi.org/10.1109/newcas.2004.1359043 |
| Date du dépôt: | 18 avr. 2023 15:19 |
| Dernière modification: | 05 avr. 2024 11:11 |
| Citer en APA 7: | Boyer, F.-R., Epassa, H. G., Pontikakis, B., Savaria, Y., & Ling, W. (juin 2004). A variable period clock synthesis (VPCS) architecture for next-generation power-aware SoC applications [Communication écrite]. 2nd annual IEEE Northeast Workshop on Circuits and Systems (NEWCAS 2004), Montréal, Québec. https://doi.org/10.1109/newcas.2004.1359043 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
