Loop Acceleration Exploration for ASIP Architecture

Mame Maria Mbaye, Normand Bélanger, Yvon Savaria, Samuel Pierre

Article de revue (2012)

Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Voir chez l'éditeur officiel
Département:
Département de génie informatique et génie logiciel
Département de génie électrique
Unité de recherche:
GR2M - Groupe de recherche en microélectronique et microsystèmes
Adresse URL de PolyPublie:
https://publications.polymtl.ca/14988/
Titre de la revue :
IEEE Transactions on Very Large Scale Integration (VLSI) Systems ( vol. 20 , no 4 )
Maison d'édition:
IEEE
DOI:
10.1109/tvlsi.2011.2107923
URL officielle:
https://doi.org/10.1109/tvlsi.2011.2107923
OAI:
oai:publications.polymtl.ca:14988
ORCID
Date du dépôt:
18 avr. 2023 15:11
Dernière modification:
14 oct. 2026 11:16
Citer en APA 7:
Mbaye, M. M., Bélanger, N., Savaria, Y., & Pierre, S. (2012). Loop Acceleration Exploration for ASIP Architecture. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 20(4), 684-696. https://doi.org/10.1109/tvlsi.2011.2107923

Statistiques

Dimensions

Actions réservées au personnel

Afficher document
Afficher document