 | Monter d'un niveau |
Réseau de collaborationCe graphique trace les liens entre tous les collaborateurs des publications de {} figurant sur cette page.
Chaque lien représente une collaboration sur la même publication. L'épaisseur du lien représente le nombre de collaborations.
Utilisez la molette de la souris ou les gestes de défilement pour zoomer à l'intérieur du graphique.
Vous pouvez cliquer sur les noeuds et les liens pour les mettre en surbrillance et déplacer les noeuds en les glissant.
Enfoncez la touche "Ctrl" ou la touche "⌘" en cliquant sur les noeuds pour ouvrir la liste des publications de cette personne.
Ammar, M., Hamad, G. B., Mohamed, O. A.̈., & Savaria, Y. (2019). System-Level Modeling and Analysis of the Vulnerability of a Processor to Single-Event Upsets (SEUs). Dans Velazco, R., McMorrow, D., & Estela, J. (édit.), Radiation Effects on Integrated Circuits and Systems for Space Applications (p. 13-38). Lien externe
Ammar, M., Bany Hamad, G., Mohamed, O. A., Savaria, Y., & Velazco, R. (septembre 2016). Comprehensive vulnerability analysis of systems exposed to SEUs via probabilistic model checking [Communication écrite]. 16th European Conference on Radiation and Its Effects on Components and Systems (RADECS 2016), Bremen, Germany (4 pages). Lien externe
Nicolescu, B., Gorse, N., Savaria, Y., Aboulhamid, E. M., & Velazco, R. (2005). On the Use of Model Checking for the Verification of a Dynamic Signature Monitoring Approach. IEEE Transactions on Nuclear Science, 52(5), 1555-1561. Lien externe
Nicolescu, B., Perronnard, P., Velazco, R., & Savaria, Y. (novembre 2003). Efficiency of transient bit-flips detection by software means a complete study [Communication écrite]. 18th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems (DFT 2003), Cambridge, MA, USA. Lien externe
