 | Monter d'un niveau |
Réseau de collaborationCe graphique trace les liens entre tous les collaborateurs des publications de Noureddine Chabini figurant sur cette page.
Chaque lien représente une collaboration sur la même publication. L'épaisseur du lien représente le nombre de collaborations.
Utilisez la molette de la souris ou les gestes de défilement pour zoomer à l'intérieur du graphique.
Vous pouvez cliquer sur les noeuds et les liens pour les mettre en surbrillance et déplacer les noeuds en les glissant.
Enfoncez la touche "Ctrl" ou la touche "⌘" en cliquant sur les noeuds pour ouvrir la liste des publications de cette personne.
Nuage de motsUn nuage de mots est une représentation visuelle des mots les plus fréquemment utilisés dans un texte ou un ensemble de textes. Les mots apparaissent dans différentes tailles, la taille de chaque mot étant proportionnelle à sa fréquence d'apparition dans le texte. Plus un mot est utilisé fréquemment, plus il apparaît en grand dans le nuage de mots. Cette technique permet de visualiser rapidement les thèmes et les concepts les plus importants d'un texte.
Dans le contexte de cette page, le nuage de mots a été généré à partir des publications de l'auteur Noureddine Chabini. Les mots présents dans ce nuage proviennent des titres, résumés et mots-clés des articles et travaux de recherche de cet auteur. En analysant ce nuage de mots, vous pouvez obtenir un aperçu des sujets et des domaines de recherche les plus récurrents et significatifs dans les travaux de cet auteur.Le nuage de mots est un outil utile pour identifier les tendances et les thèmes principaux dans un corpus de textes, facilitant ainsi la compréhension et l'analyse des contenus de manière visuelle et intuitive.
Gao, S., Al-Khalili, D., Langlois, J. M. P., & Chabini, N. (2017). Efficient realization of BCD multipliers using FPGAs. International Journal of Reconfigurable Computing, 2017, 1-12. Disponible
Gao, S., Al-Khalili, D., Langlois, J. M. P., & Chabini, N. (avril 2017). Decimal floating-point multiplier with binary-decimal compression based fixed-point multiplier [Communication écrite]. 30th IEEE Canadian Conference on Electrical and Computer Engineering (CCECE 2017), Windsor, ON, Canada (6 pages). Lien externe
Gao, S., Chabini, N., Al-Khalili, D., & Langlois, J. M. P. (2010). FPGA-based efficient design approaches for large size two's complement squarers. Journal of Signal Processing Systems, 58(1), 3-15. Lien externe
Gao, S., Chabini, N., Al-Khalili, D., & Langlois, J. M. P. (juillet 2007). FPGA-based efficient design approach for large-size two's complement squarers [Communication écrite]. IEEE International Conference on Application-specific Systems, Architectures and Processors, Montréal, Québec. Lien externe
Gao, S., Chabini, N., Al-Khalili, D., & Langlois, J. M. P. (septembre 2006). Efficient FPGA-based realization of complex squarer and complex conjugate using embedded mulitpliers [Communication écrite]. IEEE International SOC Conference (SOCC 2006), Austin, TX, USA. Lien externe
Gao, S., Chabini, N., Al-Khalili, D., & Langlois, J. M. P. (juin 2006). Efficient realization of large integers multipliers and squarers [Communication écrite]. 4th IEEE International Northeast Workshop on Circuits and Systems (NEWCAS 2006), Gatineau, Que., Canada. Lien externe
Gao, S., Chabini, N., Al-Khalili, D., & Langlois, J. M. P. (mars 2006). An optimized design approach for squaring large integers using embedded hardwired multipliers [Communication écrite]. ACS/IEEE International Conference on Computer Systems and Applications. Lien externe
Gao, S., Chabini, N., Al-Khalili, D., & Langlois, J. M. P. (novembre 2005). Optimized multipliers for large unsigned integers [Communication écrite]. NORCHIP Conference, Oulu, Finlande. Lien externe
Chabini, N., Chabini, I., Aboulhamid, E. M., & Savaria, Y. (2003). Methods for minimizing dynamic power consumption in synchronous designs with multiple supply voltages. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 22(3), 346-351. Lien externe
Chabini, N., Chabini, I., Aboulhamid, E. M., & Savaria, Y. (avril 2003). Unification of basic retiming and supply voltage scaling to minimize dynamic power consumption for synchronous digital designs [Communication écrite]. Great Lakes Symposium on VLSI (GLSVLSI 2003), Washington, D. C., USA. Lien externe
Chabini, N., Aboulhamid, E. M., Chabini, I., & Savaria, Y. Minimizing the Number of Phases in Clocked Digital Designs Derived Using Modulo Scheduling Techniques [Communication écrite]. Icm 2002: 14th International Conference on Microelectronics. Lien externe
Chabini, N., Aboulhamid, M., & Savaria, Y. (janvier 2001). Determining schedules for reducing power consuption using mulyiple supply voltages [Communication écrite]. International Conference on Computer Design (ICCD 2001), Austin, Texas. Lien externe
Chabini, N., Aboulhamid, E. M., & Savaria, Y. (août 2001). Efficient Methods for Reducing Register and Phase Requirements for Synchronous Circuits Derived Using Software Pipelining Techniques [Communication écrite]. European Conference on Circuit Theory and Design (ECCTD 2001), Espoo, Finland. Non disponible
Chabini, N., & Savaria, Y. (janvier 2001). Methods for optimizating register placement in synchronous circuits derived using software pipelining techniques [Communication écrite]. 14th International Symposium on System Synthesis (ISSS 2001), Montréal, Québec. Lien externe
Chabini, N., Aboulhamid, E. M., & Savaria, Y. (janvier 2001). Minimizing registe requirements for synchronous circuits derived using software pipelining techniques [Communication écrite]. 13th International Conference on Microelectronics (ICM 2001), Rabat, Maroc. Lien externe
Chabini, N., Aboulhamid, E. M., & Savaria, Y. (avril 2001). Reducing register and phase requirements for synchronous circuits derived using software pipelining techniques [Communication écrite]. IEEE Computer Society Workshop on VLSI (WVLSI 2001), Orlando, FL, United states. Lien externe
Chabini, N., Bennour, I. E., Aboulhamid, E. M., & Savaria, Y. (janvier 1998). Static method for system performance estimation [Communication écrite]. 10th International Conference on Microelectronics. Lien externe
