Minimizing the number of registers and the number of phases in synchronous digital designs with minimal clock period

Noureddine Chabini, El Mostapha Aboulhamid, Ismaïl Chabini et Yvon Savaria

Communication écrite (2002)

Un lien externe est disponible pour ce document

Département:	Département de génie électrique
ISBN:	0780375238
URL de PolyPublie:	https://publications.polymtl.ca/75658/
Nom de la conférence:	45th Midwest Symposium on Circuits and Systems (MWSCAS 2002)
Lieu de la conférence:	Tulsa, OK, USA
Date(s) de la conférence:	2002-08-04 - 2002-08-07
Maison d'édition:	Institute of Electrical and Electronics Engineers
DOI:	10.1109/mwscas.2002.1187273
URL officielle:	https://doi.org/10.1109/mwscas.2002.1187273
Date du dépôt:	06 mai 2026 10:11
Dernière modification:	06 mai 2026 10:11

Citer en APA 7:	Chabini, N., Aboulhamid, E. M., Chabini, I., & Savaria, Y. (août 2002). Minimizing the number of registers and the number of phases in synchronous digital designs with minimal clock period [Communication écrite]. 45th Midwest Symposium on Circuits and Systems (MWSCAS 2002), Tulsa, OK, USA. https://doi.org/10.1109/mwscas.2002.1187273
APA 7 (HTML)ASCII CitationAtomBibTeXDOIsDublin CoreEndNote (.ENW)MARC (ISO 2709/UTF-8) (.MRC)MARC (UTF-8) (.MRK8)MARC XMLMPEG-21 DIDLMultiline CSVOAI-ORE Resource Map (Atom Format)OPENAIREOpenURL ContextObjectOpenURL ContextObject in SpanRDF+N-TriplesRDF+N3RDF+XMLReferReference Manager (.RIS)Simple Metadata

Statistiques

Actions réservées au personnel