<  Retour au portail Polytechnique Montréal

Conception d'un plot reconfigurable pour un réseau de distribution de puissance à l'échelle de la tranche en technologie CMOS

Nicolas Laflamme-Mayer

Mémoire de maîtrise (2011)

Document en libre accès dans PolyPublie
[img]
Affichage préliminaire
Libre accès au plein texte de ce document
Conditions d'utilisation: Tous droits réservés
Télécharger (2MB)
Afficher le résumé
Cacher le résumé

Résumé

De nos jours, les systèmes électroniques sont d'une complexité croissante où de nombreuses contraintes, autant techniques qu'économiques sont en jeux. La demande pour des circuits de puissance et de taille réduite, tout en conservant ou en améliorant les performances, est retentissante et ce tout en respectant des échéanciers cruciaux de mise en marché. De nombreux efforts ont déjà été déployés afin de réduire le temps ainsi que les coûts de conception, de prototypage et de déverminage de systèmes électroniques complexes, mais aucune solution proposée jusqu'à ce jour n'a su s'imposer pour traiter efficacement tous ces problèmes. Le travail de ce mémoire a pour objectif la mise en œuvre d'un circuit intégré destiné à servir de plot configurable pour une plateforme de prototypage rapide de systèmes électroniques. Cette plateforme se veut un outil pour concevoir des systèmes électroniques complexes, pour ensuite les tester et les déverminer, le tout dans un temps raccourci. Où plusieurs mois étaient requis, quelques jours sont maintenant suffisants. Le plot proposé sera photo-répété sur toute la surface d'une tranche de silicium au nombre de 1.3M et peut être configuré en source de tension régulée pour des valeurs typiques de 1.0, 1.5, 1.8, 2.0, 2.5 et 3.3 V, constituant ainsi un réseau de distribution de puissance très dense. Afin de propager un signal numérique provenant d'un réseau d'interconnexions de la plateforme de prototypage, ce même plot, à entrée et sortie unique, peut également être programmé en sortie numérique pour les mêmes niveaux de tension énumérés précédemment, ou bien en entrée numérique pour n'importe quelle valeur de 1.0 à 3.3 V. Finalement, ce même point d'accès doit également pouvoir se comporter en masse ou en haute impédance et posséder un système de détection de contact entre plots voisins.

Abstract

Nowadays, electronic systems integrate increasingly complex technical and economical constraints. The demand for less power hungry and smaller circuits, while offering improved performances, is crucial as much as time to market. There have been previous efforts to overcome the design, prototyping and debugging costs of high-end electronics systems, but none has succeeded in all the areas needed to revolutionize system design, prototyping and debugging. Our main objective, in this master thesis, is the implementation of integrated circuits dedicated to a platform for rapid prototyping of digital systems. The main purpose of this platform is to offer systems designers a tool to help designing, testing and debugging complex electronic systems in a shorter time frame. Where months where previously needed, days are now required. A programmable pad is presented, pad that will be photo-repeated by a number of up to 1.3 M times and can be configured in different output configurations. The first one is a power distribution network consisting of a very dense array of voltage regulators able to supply standard levels of 1.0, 1.5, 1.8, 2.0, 2.5 and 3.3 V. The propagation of digital signals from an interconnection network must be asserted by the same output of the proposed pad. It can be programmed as a digital output of the same standard voltage levels or as an input that complies with any signal varying from 1.0 to 3.3 V. Finally, the same access point can also be configured as a ground or floating node and possesses a contact detection circuitry to detect any short-circuits with its neighbour. The first contribution of this master's thesis consists of integrating multiple functions such as programmable voltage regulation and digital input/output into a common output. The second major contribution is the reduction of the needed silicon area and quiescent current by many orders of magnitude while offering better or equal performances regarding the hierarchical voltage regulator.

Département: Département de génie électrique
Programme: Génie électrique
Directeurs ou directrices: Mohamad Sawan et Yves Blaquière
URL de PolyPublie: https://publications.polymtl.ca/558/
Université/École: École Polytechnique de Montréal
Date du dépôt: 16 août 2011 15:47
Dernière modification: 13 nov. 2022 11:41
Citer en APA 7: Laflamme-Mayer, N. (2011). Conception d'un plot reconfigurable pour un réseau de distribution de puissance à l'échelle de la tranche en technologie CMOS [Mémoire de maîtrise, École Polytechnique de Montréal]. PolyPublie. https://publications.polymtl.ca/558/

Statistiques

Total des téléchargements à partir de PolyPublie

Téléchargements par année

Provenance des téléchargements

Actions réservées au personnel

Afficher document Afficher document