H. T. Vinh, D. Audet, Yvon Savaria
Communication écrite (1993)
Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Département:
ISBN:
0780314433
Adresse URL de PolyPublie:
Nom de la conférence:
Canadian Conference on Electrical and Computer Engineering (CCECE 1993)
Lieu de la conférence:
Vancouver, BC, Canada
Date(s) de la conférence:
1993-09-14 - 1993-09-17
Maison d'édition:
IEEE
URL officielle:
OAI:
oai:publications.polymtl.ca:43906
ORCID
Date du dépôt:
18 avr. 2023 15:26
Dernière modification:
14 oct. 2026 13:56
Citer en APA 7:
Vinh, H. T., Audet, D., & Savaria, Y. (septembre 1993). Performance models for optimizing a hierarchical-bus multiprocessor architecture [Communication écrite]. Canadian Conference on Electrical and Computer Engineering (CCECE 1993), Vancouver, BC, Canada. https://doi.org/10.1109/ccece.1993.332331
Statistiques
Dimensions
