H. T. Vinh, D. Audet et Yvon Savaria
Communication écrite (1993)
Un lien externe est disponible pour ce document
| Département: | Département de génie électrique |
|---|---|
| ISBN: | 0780314433 |
| URL de PolyPublie: | https://publications.polymtl.ca/43906/ |
| Nom de la conférence: | Canadian Conference on Electrical and Computer Engineering (CCECE 1993) |
| Lieu de la conférence: | Vancouver, BC, Canada |
| Date(s) de la conférence: | 1993-09-14 - 1993-09-17 |
| Maison d'édition: | IEEE |
| DOI: | 10.1109/ccece.1993.332331 |
| URL officielle: | https://doi.org/10.1109/ccece.1993.332331 |
| Date du dépôt: | 18 avr. 2023 15:26 |
| Dernière modification: | 08 avr. 2025 07:09 |
| Citer en APA 7: | Vinh, H. T., Audet, D., & Savaria, Y. (septembre 1993). Performance models for optimizing a hierarchical-bus multiprocessor architecture [Communication écrite]. Canadian Conference on Electrical and Computer Engineering (CCECE 1993), Vancouver, BC, Canada. https://doi.org/10.1109/ccece.1993.332331 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
