Bit-slicing FPGA accelerator for quantized neural networks

Olexa Bilaniuk, Sean Wagner, Yvon Savaria, Jean Pierre David

Communication écrite (2019)

Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Voir chez l'éditeur officiel
Département:
Département de génie électrique
Unité de recherche:
GR2M - Groupe de recherche en microélectronique et microsystèmes
ISBN:
9781728103976
Adresse URL de PolyPublie:
https://publications.polymtl.ca/43536/
Nom de la conférence:
IEEE International Symposium on Circuits and Systems (ISCAS 2019)
Lieu de la conférence:
Sapporo, Japan
Date(s) de la conférence:
2019-05-26 - 2019-05-29
Maison d'édition:
IEEE
DOI:
10.1109/iscas.2019.8702332
URL officielle:
https://doi.org/10.1109/iscas.2019.8702332
OAI:
oai:publications.polymtl.ca:43536
ORCID
Date du dépôt:
18 avr. 2023 15:01
Dernière modification:
14 oct. 2026 13:55
Citer en APA 7:
Bilaniuk, O., Wagner, S., Savaria, Y., & David, J. P. (mai 2019). Bit-slicing FPGA accelerator for quantized neural networks [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 2019), Sapporo, Japan (5 pages). https://doi.org/10.1109/iscas.2019.8702332

Statistiques

Dimensions

Actions réservées au personnel

Afficher document
Afficher document