Olexa Bilaniuk, Sean Wagner, Yvon Savaria
et Jean Pierre David
Communication écrite (2019)
Un lien externe est disponible pour ce document
| Département: | Département de génie électrique |
|---|---|
| Centre de recherche: | GR2M - Groupe de recherche en microélectronique et microsystèmes |
| URL de PolyPublie: | https://publications.polymtl.ca/43536/ |
| Nom de la conférence: | IEEE International Symposium on Circuits and Systems (ISCAS 2019) |
| Lieu de la conférence: | Sapporo, Japan |
| Date(s) de la conférence: | 2019-05-26 - 2019-05-29 |
| Maison d'édition: | IEEE |
| DOI: | 10.1109/iscas.2019.8702332 |
| URL officielle: | https://doi.org/10.1109/iscas.2019.8702332 |
| Date du dépôt: | 18 avr. 2023 15:01 |
| Dernière modification: | 05 avr. 2024 11:41 |
| Citer en APA 7: | Bilaniuk, O., Wagner, S., Savaria, Y., & David, J. P. (mai 2019). Bit-slicing FPGA accelerator for quantized neural networks [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 2019), Sapporo, Japan (5 pages). https://doi.org/10.1109/iscas.2019.8702332 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
