<  Retour au portail Polytechnique Montréal

Ratioed voter circuit for testing and fault-tolerance in VLSI processing arrays

N. Belabbes, A. Guterman, Yvon Savaria et Michel Dagenais

Communication écrite (1992)

Un lien externe est disponible pour ce document
Département: Département de génie informatique et génie logiciel
Département de génie électrique
URL de PolyPublie: https://publications.polymtl.ca/43519/
Nom de la conférence: IEEE International Symposium on Circuits and Systems (ISCAS 1992)
Lieu de la conférence: San Diego, CA, United states
Date(s) de la conférence: 1992-05-10 - 1992-05-13
Maison d'édition: IEEE
DOI: 10.1109/iscas.1992.230281
URL officielle: https://doi.org/10.1109/iscas.1992.230281
Date du dépôt: 18 avr. 2023 15:26
Dernière modification: 25 sept. 2024 16:30
Citer en APA 7: Belabbes, N., Guterman, A., Savaria, Y., & Dagenais, M. (mai 1992). Ratioed voter circuit for testing and fault-tolerance in VLSI processing arrays [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 1992), San Diego, CA, United states. https://doi.org/10.1109/iscas.1992.230281

Statistiques

Dimensions

Actions réservées au personnel

Afficher document Afficher document