<  Retour au portail Polytechnique Montréal

P4-compatible high-level synthesis of low latency 100 Gb/s streaming packet parsers in FPGAs

Jeferson Santiago da Silva, François-Raymond Boyer et J. M. Pierre Langlois

Communication écrite (2018)

Un lien externe est disponible pour ce document
Département: Département de génie informatique et génie logiciel
Centre de recherche: GR2M - Groupe de recherche en microélectronique et microsystèmes
URL de PolyPublie: https://publications.polymtl.ca/39943/
Nom de la conférence: ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA 2018)
Lieu de la conférence: Monterey, California, USA
Date(s) de la conférence: 2018-02-25 - 2018-02-27
Maison d'édition: ACM
DOI: 10.1145/3174243.3174270
URL officielle: https://doi.org/10.1145/3174243.3174270
Date du dépôt: 18 avr. 2023 15:03
Dernière modification: 25 sept. 2024 16:25
Citer en APA 7: Santiago da Silva, J., Boyer, F.-R., & Langlois, J. M. P. (février 2018). P4-compatible high-level synthesis of low latency 100 Gb/s streaming packet parsers in FPGAs [Communication écrite]. ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA 2018), Monterey, California, USA. https://doi.org/10.1145/3174243.3174270

Statistiques

Dimensions

Actions réservées au personnel

Afficher document Afficher document