Systolic architecture for fast stack sequential decoders

P. Lavoie, David Haccoun, Yvon Savaria

Article de revue (1994)

Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Voir chez l'éditeur officiel
Renseignements supplémentaires:
Nom historique du département: Département de génie électrique et de génie informatique
Département:
Département de génie électrique
Département de génie informatique et génie logiciel
Adresse URL de PolyPublie:
https://publications.polymtl.ca/33109/
Titre de la revue :
IEEE Transactions on Communications ( vol. 42 , no 2/3/4, pt. )
Maison d'édition:
IEEE
DOI:
10.1109/tcomm.1994.577044
URL officielle:
https://doi.org/10.1109/tcomm.1994.577044
OAI:
oai:publications.polymtl.ca:33109
ORCID
Date du dépôt:
18 avr. 2023 15:25
Dernière modification:
08 oct. 2026 17:43
Citer en APA 7:
Lavoie, P., Haccoun, D., & Savaria, Y. (1994). Systolic architecture for fast stack sequential decoders. IEEE Transactions on Communications, 42(2/3/4, pt.), 324-335. https://doi.org/10.1109/tcomm.1994.577044

Statistiques

Dimensions

Actions réservées au personnel

Afficher document
Afficher document