R. Kermouche, D. Audet, Yvon Savaria
Article de revue (1995)
Accéder à ce document
Non disponible
Ce document n'est pas archivé dans PolyPublie
Renseignements supplémentaires:
Nom historique du département: Département de génie électrique et de génie informatique
Adresse URL de PolyPublie:
Titre de la revue
:
Journal of Microelectronic Systems Integration
(
vol.
3
,
no
1
)
OAI:
oai:publications.polymtl.ca:32100
ORCID
Date du dépôt:
18 avr. 2023 15:25
Dernière modification:
14 oct. 2026 13:19
Citer en APA 7:
Kermouche, R., Audet, D., & Savaria, Y. (1995). On the optimization of integrated hierarchical bus architectures to achieve efficient fault-tolerance. Journal of Microelectronic Systems Integration, 3(1), 47-63.
Statistiques
Aucune statistique n'est disponible.
