<  Retour au portail Polytechnique Montréal

On the optimization of integrated hierarchical bus architectures to achieve efficient fault-tolerance

R. Kermouche, D. Audet et Yvon Savaria

Article de revue (1995)

Ce document n'est pas archivé dans PolyPublie
Renseignements supplémentaires: Nom historique du département: Département de génie électrique et de génie informatique
Département: Département de génie électrique
Département de génie informatique et génie logiciel
URL de PolyPublie: https://publications.polymtl.ca/32100/
Titre de la revue: Journal of Microelectronic Systems Integration (vol. 3, no 1)
Date du dépôt: 18 avr. 2023 15:25
Dernière modification: 25 sept. 2024 16:14
Citer en APA 7: Kermouche, R., Audet, D., & Savaria, Y. (1995). On the optimization of integrated hierarchical bus architectures to achieve efficient fault-tolerance. Journal of Microelectronic Systems Integration, 3(1), 47-63.

Statistiques

Aucune statistique n'est disponible.

Actions réservées au personnel

Afficher document Afficher document