Y. Blaquiere, Michel Dagenais
et Yvon Savaria
Article de revue (1996)
Un lien externe est disponible pour ce document
| Renseignements supplémentaires: | Nom historique du département: Département de génie électrique et de génie informatique |
|---|---|
| Département: |
Département de génie électrique Département de génie informatique et génie logiciel |
| URL de PolyPublie: | https://publications.polymtl.ca/31492/ |
| Titre de la revue: | IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (vol. 15, no 2) |
| Maison d'édition: | IEEE |
| DOI: | 10.1109/43.486669 |
| URL officielle: | https://doi.org/10.1109/43.486669 |
| Date du dépôt: | 18 avr. 2023 15:24 |
| Dernière modification: | 05 avr. 2024 11:21 |
| Citer en APA 7: | Blaquiere, Y., Dagenais, M., & Savaria, Y. (1996). Timing analysis speed-up using a hierarchical and a multimode approach. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 15(2), 244-255. https://doi.org/10.1109/43.486669 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
