Yves Blaquière, Michel Dagenais
, Yvon Savaria
Article de revue (1996)
Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Renseignements supplémentaires:
Nom historique du département: Département de génie électrique et de génie informatique
Adresse URL de PolyPublie:
Titre de la revue
:
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
(
vol.
15
,
no
2
)
Maison d'édition:
IEEE
DOI:
URL officielle:
OAI:
oai:publications.polymtl.ca:31492
ORCID
Date du dépôt:
18 avr. 2023 15:24
Dernière modification:
08 oct. 2026 17:40
Citer en APA 7:
Blaquière, Y., Dagenais, M., & Savaria, Y. (1996). Timing analysis speed-up using a hierarchical and a multimode approach. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 15(2), 244-255. https://doi.org/10.1109/43.486669
Statistiques
Dimensions
