Venkatapathi N. Rayapati, Bożena Kamińska
Article de revue (1996)
Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Renseignements supplémentaires:
Nom historique du département: Département de génie électrique et de génie informatique
Adresse URL de PolyPublie:
Titre de la revue
:
IEEE Transactions on Components, Packaging, and Manufacturing Technology. Part B, Advanced Packaging
(
vol.
19
,
no
3
)
Maison d'édition:
Institute of Electrical and Electronics Engineers
DOI:
URL officielle:
OAI:
oai:publications.polymtl.ca:30932
ORCID
Date du dépôt:
18 avr. 2023 15:24
Dernière modification:
29 oct. 2026 11:12
Citer en APA 7:
Rayapati, V. N., & Kamińska, B. (1996). Interconnect propagation delay modeling and validation for the 16-MB CMOS SRAM chip. IEEE Transactions on Components, Packaging, and Manufacturing Technology. Part B, Advanced Packaging, 19(3), 605-614. https://doi.org/10.1109/96.533903
Statistiques
Dimensions
