Venkatapathi N. Rayapati et Bozena Kaminska
Article de revue (1996)
Un lien externe est disponible pour ce document
| Renseignements supplémentaires: | Nom historique du département: Département de génie électrique et de génie informatique |
|---|---|
| Département: |
Département de génie électrique Département de génie informatique et génie logiciel |
| URL de PolyPublie: | https://publications.polymtl.ca/30932/ |
| Titre de la revue: | IEEE Transactions on Components, Packaging, and Manufacturing Technology. Part B, Advanced Packaging (vol. 19, no 3) |
| Maison d'édition: | IEEE |
| DOI: | 10.1109/96.533903 |
| URL officielle: | https://doi.org/10.1109/96.533903 |
| Date du dépôt: | 18 avr. 2023 15:24 |
| Dernière modification: | 08 avr. 2025 06:51 |
| Citer en APA 7: | Rayapati, V. N., & Kaminska, B. (1996). Interconnect propagation delay modeling and validation for the 16-MB CMOS SRAM chip. IEEE Transactions on Components, Packaging, and Manufacturing Technology. Part B, Advanced Packaging, 19(3), 605-614. https://doi.org/10.1109/96.533903 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
