S. Boubezari, E. Cerny, Bozena Kaminska et B. Nadeau-Dostie
Article de revue (1999)
Un lien externe est disponible pour ce document
| Renseignements supplémentaires: | Nom historique du département: Département de génie électrique et de génie informatique |
|---|---|
| Département: |
Département de génie électrique Département de génie informatique et génie logiciel |
| URL de PolyPublie: | https://publications.polymtl.ca/29106/ |
| Titre de la revue: | IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (vol. 18, no 9) |
| Maison d'édition: | IEEE |
| DOI: | 10.1109/43.784124 |
| URL officielle: | https://doi.org/10.1109/43.784124 |
| Date du dépôt: | 18 avr. 2023 15:22 |
| Dernière modification: | 25 sept. 2024 16:10 |
| Citer en APA 7: | Boubezari, S., Cerny, E., Kaminska, B., & Nadeau-Dostie, B. (1999). Testability Analysis and Test-Point Insertion in Rtl Vhdl Specifications for Scan-Based Bist. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 18(9), 1327-1340. https://doi.org/10.1109/43.784124 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
