<  Retour au portail Polytechnique Montréal

Shunt-peaking in MCML gates and its application in the design of a 20 Gb/s half-rate phase detector

H. T. Bui et Yvon Savaria

Communication écrite (2004)

Un lien externe est disponible pour ce document
Département: Département de génie électrique
URL de PolyPublie: https://publications.polymtl.ca/25228/
Nom de la conférence: IEEE International Symposium on Circuits and Systems (ISCAS 2004)
Lieu de la conférence: Vancouver, BC, Canada
Date(s) de la conférence: 2004-05-23 - 2004-05-26
Maison d'édition: IEEE
DOI: 10.1109/iscas.2004.1329017
URL officielle: https://doi.org/10.1109/iscas.2004.1329017
Date du dépôt: 18 avr. 2023 15:19
Dernière modification: 25 sept. 2024 16:05
Citer en APA 7: Bui, H. T., & Savaria, Y. (mai 2004). Shunt-peaking in MCML gates and its application in the design of a 20 Gb/s half-rate phase detector [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 2004), Vancouver, BC, Canada. https://doi.org/10.1109/iscas.2004.1329017

Statistiques

Dimensions

Actions réservées au personnel

Afficher document Afficher document