Shunt-peaking in MCML gates and its application in the design of a 20 Gb/s half-rate phase detector

Hung Tien Bui, Yvon Savaria

Communication écrite (2004)

Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
ISBN:
078038251X
Adresse URL de PolyPublie:
Nom de la conférence:
IEEE International Symposium on Circuits and Systems (ISCAS 2004)
Lieu de la conférence:
Vancouver, BC, Canada
Date(s) de la conférence:
2004-05-23 - 2004-05-26
Maison d'édition:
IEEE
OAI:
oai:publications.polymtl.ca:25228
ORCID
Date du dépôt:
18 avr. 2023 15:19
Dernière modification:
14 oct. 2026 13:00
Citer en APA 7:
Bui, H. T., & Savaria, Y. (mai 2004). Shunt-peaking in MCML gates and its application in the design of a 20 Gb/s half-rate phase detector [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 2004), Vancouver, BC, Canada. https://doi.org/10.1109/iscas.2004.1329017

Statistiques

Dimensions

Actions réservées au personnel

Afficher document
Afficher document