<  Retour au portail Polytechnique Montréal

Integrated circuit trimming technique for offset reduction in a precision CMOS amplifier

Rahul Singh, Yves Audet, Yves Gagnon et Yvon Savaria

Communication écrite (2007)

Un lien externe est disponible pour ce document
Département: Département de génie électrique
URL de PolyPublie: https://publications.polymtl.ca/21405/
Nom de la conférence: IEEE International Symposium on Circuits and Systems (ISCAS 2007)
Lieu de la conférence: New Orleans, LA, USA
Date(s) de la conférence: 2007-05-27 - 2007-05-30
Maison d'édition: IEEE
DOI: 10.1109/iscas.2007.377907
URL officielle: https://doi.org/10.1109/iscas.2007.377907
Date du dépôt: 18 avr. 2023 15:17
Dernière modification: 25 sept. 2024 16:00
Citer en APA 7: Singh, R., Audet, Y., Gagnon, Y., & Savaria, Y. (mai 2007). Integrated circuit trimming technique for offset reduction in a precision CMOS amplifier [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 2007), New Orleans, LA, USA. https://doi.org/10.1109/iscas.2007.377907

Statistiques

Dimensions

Actions réservées au personnel

Afficher document Afficher document