Parallel array histogram architecture for embedded implementations

Q. Gan, J. M. Pierre Langlois, Yvon Savaria

Article de revue (2013)

Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Adresse URL de PolyPublie:
Titre de la revue :
Electronics Letters ( vol. 49 , no 2 )
Maison d'édition:
IET
OAI:
oai:publications.polymtl.ca:13881
ORCID
Date du dépôt:
18 avr. 2023 15:09
Dernière modification:
14 oct. 2026 11:14
Citer en APA 7:
Gan, Q., Langlois, J. M. P., & Savaria, Y. (2013). Parallel array histogram architecture for embedded implementations. Electronics Letters, 49(2), 99-101. https://doi.org/10.1049/el.2012.2701

Statistiques

Dimensions

Actions réservées au personnel

Afficher document
Afficher document