<  Retour au portail Polytechnique Montréal

Parallel array histogram architecture for embedded implementations

Q. Gan, J. M. Pierre Langlois et Yvon Savaria

Article de revue (2013)

Un lien externe est disponible pour ce document
Département: Département de génie informatique et génie logiciel
Département de génie électrique
Centre de recherche: GR2M - Groupe de recherche en microélectronique et microsystèmes
URL de PolyPublie: https://publications.polymtl.ca/13881/
Titre de la revue: Electronics Letters (vol. 49, no 2)
Maison d'édition: IET
DOI: 10.1049/el.2012.2701
URL officielle: https://doi.org/10.1049/el.2012.2701
Date du dépôt: 18 avr. 2023 15:09
Dernière modification: 25 sept. 2024 15:51
Citer en APA 7: Gan, Q., Langlois, J. M. P., & Savaria, Y. (2013). Parallel array histogram architecture for embedded implementations. Electronics Letters, 49(2), 99-101. https://doi.org/10.1049/el.2012.2701

Statistiques

Dimensions

Actions réservées au personnel

Afficher document Afficher document