<  Retour au portail Polytechnique Montréal

Controllable Front-End Circuit for Geiger Mode Avalanche Photodiode

Marzieh Ameri

Mémoire de maîtrise (2014)

[img]
Affichage préliminaire
Télécharger (4MB)
Citer ce document: Ameri, M. (2014). Controllable Front-End Circuit for Geiger Mode Avalanche Photodiode (Mémoire de maîtrise, École Polytechnique de Montréal). Tiré de https://publications.polymtl.ca/1349/
Afficher le résumé Cacher le résumé

Résumé

RÉSUMÉ L'objectif de recherche principal de ce mémoire est de concevoir et d’implémenter un circuit intégré visant à contrôler une photodiode à avalanche (Avalanche photodiode - APD) fonctionnant dans les deux modes : linéaire et Geiger. L'amélioration des performances liées à l'exécution de cette structure, comprenant la maximisation du taux de comptage des photons, la réduction de la consommation de puissance, ainsi que celle du bruit des circuits impliqués est parmi les principaux objectifs. Également, la surveillance en temps réel des caractéristiques d'une APD, en termes de tension de polarisation, de température, de rapport signal/bruit, de gain et du contrôle des effets thermiques, est considérée. En raison de l’obtention d’un gain de courant trop faible dans le mode linéaire des APD, empêchant donc la détection de photons simples, le mode d’opération Geiger des APD a été choisi pour le système de comptage de photons conçu. De plus, puisque l'opération en mode Geiger exige un arrêt externe, le circuit Quench-Reset est utilisé pour détecter l'arrivée de photons, en détectant l'impulsion produite à l'arrivée d’un photon, et en réinitialisant l'APD afin de le préparer pour détecter le prochaine photon. Un circuit rapide Quench-Reset a été conçu en technologie CMOS 0.18 µm, simulé puis fabriqué par la fonderie TSMC via les services de CMC Microsystems. Un assemblage (wire-bounding) spécial a été réalisé au laboratoire d’assemblage de Polytechnique (LASEM), affilié au laboratoire Polystim. L’interface du contrôle numérique du circuit intégré a été implémentée sur une plateforme FPGA hors puce. Un circuit imprimé (PCB) de test recevant le FPGA a été complété afin de tester et caractériser le circuit intégré fabriqué. Le circuit numérique est responsable du contrôle de l'effet de la température sur l'exécution de circuit APD en surveillant le gain dans les modes de fonctionnement linéaire et Geiger. L'effet thermique est contrôlé en changeant la tension de polarisation de circuit APD. Le code est développé dans Modelsim et mis en application dans un FPGA Igloo de la compagnie Actel. Le moment d'extinction du circuit APD se situe entre 1 et 4 ns, tandis que le temps de réinitialisation est dans la gamme de 1 - 3 ns. La valeur la plus appropriée du temps hold off est unique pour chaque système et dépend de la nature, de la densité et de la durée de vie des maintient de photons associés à chaque APD; ainsi, le système est conçu de sorte à obtenir un temps hold off contrôlable dans la gamme de 4ns à 2μs. L’interface de contrôle du gain pour rester indépendant des variations de la température est en mesure de faire le travail dans les modes linéaire et Geiger de circuit APD avec une variation de 10%.----------ABSTRACT The research objective of this master’s thesis is to design and implement an integrated high-speed photon counting interface to be integrated within an Avalanche Photodiode (APD) operating in both linear and Geiger modes. Improving the main performance metrics of the structure including maximizing photon counting rate, and minimizing both the power consumption and the system noise are among the objectives. Also, real-time monitoring of APD characteristics in terms of bias voltage, temperature, signal-to-noise ratio, gain, and extending control of thermal effects on APD performance are considered. Due to having the too-low achievable current gain in linear mode APD, and therefore not being sensitive enough to detect single photons, Geiger mode APD has been selected for photon counting systems. Furthermore, since Geiger-mode operation requires an external stop, the Quench-Reset circuit is employed to detect photon arrival, count the pulse generated at photon arrival, and reset the APD in order to make it ready for the next photon detection. A high-speed quench-reset circuit is designed, implemented with 0.18 µm CMOS process, laid out and simulated and then fabricated by TSMC through CMC Microsystems. Special wire bonding was done by LASEM facilities affiliated to Polystim laboratory. The control scheme of the whole system was implemented in an off-chip FPGA platform. For the sake of test and measurement, a PCB is made and test bench for digital part is implemented in FPGA. The scheme is responsible for controlling the effect of temperature on the APD performance by monitoring the gain in both linear and Geiger modes of operation. The thermal effect is controlled through changing the bias voltage of APD. The code is tested in Modelsim and implemented to Igloo FPGA from Actel company. The chip was then tested using equipment available with Polystim and was characterized in terms of the performance metrics in question. The quench time for the designed circuit is in the range (1 – 4)ns while the reset time is in the range (1 – 3)ns. The most suitable value for hold-off time is unique for each system and it depends on the nature, density and lifetime of the traps of each specific APD; therefore the system is designed to have the controllable hold-off time in the range of 4ns - 2μs. The temperature-independent gain control system is capable of controlling the gain for both linear-mode and Geiger-mode APD in 10% variation.

Document en libre accès dans PolyPublie
Département: Département de génie électrique
Directeur de mémoire/thèse: Mohamad Sawan
Date du dépôt: 30 mai 2014 11:35
Dernière modification: 24 oct. 2018 16:11
Adresse URL de PolyPublie: https://publications.polymtl.ca/1349/

Statistiques

Total des téléchargements à partir de PolyPublie

Téléchargements par année

Provenance des téléchargements

Actions réservées au personnel