Controllable Front-End Circuit for Geiger Mode Avalanche Photodiode

L'objectif de recherche principal de ce mémoire est de concevoir et d'implémenter un circuit intégré visant à contrôler une photodiode à avalanche (Avalanche photodiode - APD) fonctionnant dans les deux modes : linéaire et Geiger. L'amélioration des performances liées à l'exécution de cette structure, comprenant la maximisation du taux de comptage des photons, la réduction de la consommation de puissance, ainsi que celle du bruit des circuits impliqués est parmi les principaux objectifs. Également, la surveillance en temps réel des caractéristiques d'une APD, en termes de tension de polarisation, de température, de rapport signal/bruit, de gain et du contrôle des effets thermiques, est considérée. En raison de l'obtention d'un gain de courant trop faible dans le mode linéaire des APD, empêchant donc la détection de photons simples, le mode d'opération Geiger des APD a été choisi pour le système de comptage de photons conçu. De plus, puisque l'opération en mode Geiger exige un arrêt externe, le circuit Quench-Reset est utilisé pour détecter l'arrivée de photons, en détectant l'impulsion produite à l'arrivée d'un photon, et en réinitialisant l'APD afin de le préparer pour détecter le prochaine photon. Un circuit rapide Quench-Reset a été conçu en technologie CMOS 0.18 µm, simulé puis fabriqué par la fonderie TSMC via les services de CMC Microsystems. Un assemblage (wire-bounding) spécial a été réalisé au laboratoire d'assemblage de Polytechnique (LASEM), affilié au laboratoire Polystim. L'interface du contrôle numérique du circuit intégré a été implémentée sur une plateforme FPGA hors puce. Un circuit imprimé (PCB) de test recevant le FPGA a été complété afin de tester et caractériser le circuit intégré fabriqué. Le circuit numérique est responsable du contrôle de l'effet de la température sur l'exécution de circuit APD en surveillant le gain dans les modes de fonctionnement linéaire et Geiger. L'effet thermique est contrôlé en changeant la tension de polarisation de circuit APD. Le code est développé dans Modelsim et mis en application dans un FPGA Igloo de la compagnie Actel. Le moment d'extinction du circuit APD se situe entre 1 et 4 ns, tandis que le temps de réinitialisation est dans la gamme de 1 - 3 ns. La valeur la plus appropriée du temps hold off est unique pour chaque système et dépend de la nature, de la densité et de la durée de vie des maintient de photons associés à chaque APD; ainsi, le système est conçu de sorte à obtenir un temps hold off contrôlable dans la gamme de 4ns à 2μs. L'interface de contrôle du gain pour rester indépendant des variations de la température est en mesure de faire le travail dans les modes linéaire et Geiger de circuit APD avec une variation de 10%.