H. Anwar, Chen Chao et Giovanni Beltrame
Communication écrite (2015)
Un lien externe est disponible pour ce document
| Département: | Département de génie informatique et génie logiciel |
|---|---|
| URL de PolyPublie: | https://publications.polymtl.ca/11331/ |
| Nom de la conférence: | 13th IEEE International New Circuits and Systems Conference (NEWCAS 2015) |
| Lieu de la conférence: | Grenoble, France |
| Date(s) de la conférence: | 2015-06-07 - 2015-06-10 |
| Maison d'édition: | IEEE |
| DOI: | 10.1109/newcas.2015.7181984 |
| URL officielle: | https://doi.org/10.1109/newcas.2015.7181984 |
| Date du dépôt: | 18 avr. 2023 15:06 |
| Dernière modification: | 25 sept. 2024 15:47 |
| Citer en APA 7: | Anwar, H., Chao, C., & Beltrame, G. (juin 2015). A probabilistically analysable cache implementation on FPGA [Communication écrite]. 13th IEEE International New Circuits and Systems Conference (NEWCAS 2015), Grenoble, France (4 pages). https://doi.org/10.1109/newcas.2015.7181984 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
