Documents dont l'auteur est "Patenaude, Serge"

Communication écrite

Monté-Genest, G., Antaki, B., Patenaude, S., Savaria, Y., Thibeault, C., & Trouborst, P. (avril 2001). Tools for the characterization of bipolar CML testability [Communication écrite]. 19th IEEE VLSI Test Symposium (VTS 2001), Marina Del Rey, CA, USA. Lien externe

Antaki, B., Patenaude, S., Trognon, L., & Savaria, Y. (juin 1997). Study on split-output TSPC CMOS circuits [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 1997), Hong Kong, Hong Kong. Lien externe

Mémoire de maîtrise

Patenaude, S. (1998). Modélisation de pannes dans les circuits logiques bipolaires en mode courant et méthodes de test adaptées [Mémoire de maîtrise, École Polytechnique de Montréal]. Non disponible